如果结果不匹配，请 
更多“试设计一个自然态序编码的同步七进制加法计数器.”相关的问题
第2题
用4位二进制加法计数器74161构成的计数器电路如图所示，则对该计数器应用电路功能描述正确的是（）。
A.余3码编码的十进制加法计数器
B.循环码编码的九进制加法计数器
C.余3码编码的三进制加法计数器
D.循环码编码的二进制加法计数器
第6题
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.(根据二-十进制数的加法运算规则,当两数之和小于、等于9(1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9(即等于1010~111)时,则应在按二进制数相加的结果上加6(0110),这样就以给出进位信号,同时得到一个小于9的和.)
试利用两片4位二进制并行加法器741S283和必要的门电路.组成1位二-是进制加法器电路.（根据二-十进制数的加法运算规则,当两数之和小于、等于9（1001)时,相加的结果和按二进制数相加所得到的结果一样.当两数之和大于9（即等于1010~111)时,则应在按二进制数相加的结果上加6（0110),这样就以给出进位信号,同时得到一个小于9的和.)
点击查看答案
第9题
图P5.18是由二进制优先权编码器CT74LS147（真值表参见表P5.18)和同步十进制加法计数器CT74160
图P5.18是由二进制优先权编码器CT74LS147(真值表参见表P5.18)和同步十进制加法计数器CT74160组成的可控分频器.试说明当输入控制信号
分别为低电平,并假定CP脉冲的频率为f0时,由Z端输出的脉冲的频率是多少？
第10题
给出下列器件: 74LS194、74LS169、74LS161、74LS151及少量门电路，试设计一个输出序列为01001100010111的序列信号发生器。(1)采用反馈移位型结构实现电路。(2)采用计数型结构实现电路。
给出下列器件: 74LS194、74LS169、74LS161、74LS151及少量门电路，试设计一个输出序列为01001100010111的序列信号发生器。（1)采用反馈移位型结构实现电路。（2)采用计数型结构实现电路。
点击查看答案
